|
|
| Автор: А. К. Поляков |
| Издательство: Солон-Пресс |
| Год: 2010 |
| Cтраниц: 1 |
| Формат: PDF |
| Размер: 0 |
| ISBN: 978-5-457-75452-2 |
| Качество: excellent |
| Язык: |
|
 |
|
Описание:
|
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
|
Пресс - релиз
string(4) "true"
int(290)
|
